“集成芯片前沿技术科学基础”重大研究计划

一、核心科学问题
本重大研究计划针对集成芯片在芯粒数量、种类大幅提升后的分解、组合和集成难题，围绕以下三个核心科学问题展开研究：
（一）芯粒的数学描述和组合优化理论。
探寻集成芯片和芯粒的抽象数学描述方法，构建复杂功能的集成芯片到芯粒的映射、仿真及优化理论。
（二）大规模芯粒并行架构和设计自动化。
探索芯粒集成度大幅提升后的集成芯片设计方法学，研究多芯互连体系结构和电路、布局布线方法等，支撑百芯粒/万核级规模集成芯片的设计。
（三）芯粒尺度的多物理场耦合机制与界面理论。
明晰三维结构下集成芯片中电-热-力多物理场的相互耦合机制，构建芯粒尺度的多物理场、多界面耦合的快速、精确的仿真计算方法，支撑3D集成芯片的设计和制造。
二、2023年度资助的研究方向
（一）培育项目。
基于上述科学问题，以总体科学目标为牵引，2023年度拟围绕以下研究方向优先资助探索性强、具有原创性思路、提出新技术路径的申请项目：
1. 芯粒分解组合与可复用设计方法。
研究集成芯片和芯粒的形式化描述，分解-组合理论及建模方法，研究计算/存储/互连/功率/传感/射频等芯粒的可复用设计方法。
2. 多芯粒并行处理与互连架构。
研究面向2.5D/3D集成的高算力、可扩展架构，计算/存储/通信等芯粒间的互连网络及容错机制，多芯异构的编译工具链等。
3. 集成芯片多场仿真与EDA。
研究面向芯粒尺度的电-热-力耦合多物理场计算方法与快速仿真工具，面向集成芯片的综合/布局/布线自动化设计工具，集成芯片的可测性设计等。
4. 集成芯片电路设计技术。
研究面向2.5D/3D集成的高速、高能效串行/并行、射频、硅光接口电路，大功率集成芯片的电源管理电路与系统等。
5. 集成芯片2.5D/3D工艺技术。
研究大尺寸硅基板（Interposer）的制造技术，高密度、高可靠的2.5D/3D集成工艺、材料等，万瓦级芯片的散热方法，光电集成封装工艺等。
（二）重点支持项目。
基于本重大研究计划的核心科学问题，以总体科学目标为牵引，2023年拟优先资助前期研究成果积累较好、交叉性强、对总体科学目标有较大贡献的申请项目：
1．高性能集成芯片容错互连架构。
研究大规模2.5D/3D集成芯片的容错互连架构，探索多芯粒集成下可重构互连拓扑和容错路由机制。互连架构支持百芯粒/万核级规模下多种互连拓扑动态重构，容错机制能容忍核故障、芯粒故障、芯粒间互连故障等类型。实现互连架构模拟器并开源。
2. 芯粒形式化描述与仿真器。
研究不同功能芯粒的分解组合的形式化描述和语言，并构建基于上述描述的万核级集成芯片仿真器，可准确模拟计算、存储、IO、通信、有源硅基板（Interposer）等不少于20种芯粒行为，支持10种以上端/边/云应用场景的性能评估。实现形式化描述语言仿真器并开源。
3. 支持芯粒间缓存一致性的访存机制。
研究同构/异构多芯粒系统的缓存一致性机制，探索集成芯片的多级缓存架构、可扩展的存储管理机制以及基于片上网络的访存优化策略。构建芯粒间的缓存一致性访存行为级模型，支持256核以上规模的CC-NUMA架构，典型延迟低于100ns，并开源功能验证模拟器。
4. 面向万瓦级集成芯片的供电架构与电路。
研究高功率密度集成供电架构和电路，探索面向万瓦级集成芯片的多级、低损耗供电架构。基于先进封装技术，实现整体峰值效率大于85%，末级DC-DC芯片电流密度大于1.5A/mm2的高效率、大功率供电电路。
5. 硅基光互连接口电路。
研究硅基光互连接口，探索高带宽硅光器件、CMOS工艺兼容的收发机电路、异质集成封装技术，实现单路100Gbps以上速率、带宽密度不低于100Gbps/mm2、能效优于4pJ/bit的光互连接口芯片。
6. 高能效的芯粒互连并行接口电路。
研究面向2.5D集成芯粒间互连的高能效、高密度并行互连接口电路。探索多速率、多协议兼容的收发机电路架构；宽调谐范围的时钟生成与恢复电路；低功耗均衡技术；兼容NRZ/PAM调制模式的互连接口。实现单线最高速率>32Gb/s，最佳能效≤0.7pJ/bit，误码率≤1E-12的互连并行接口电路。
7. 大规模芯粒互连的布局布线算法。
研究大规模芯粒互连的快速自动化布局布线算法，探索基于机器学习的信号完整性分析方法，信号完整性驱动的芯粒布局与互连布线算法，带约束条件的单/多目标的最优化布局布线算法，实现支持百芯粒/十万互连线级规模、满足单线速率大于16Gbps的信号完整性要求集成芯片布局布线EDA工具并开源。
8. 2.5D集成互连线的高效电磁场计算方法。
研究集成芯片分层、高密度、宽频带互连线的高效电磁场建模方法，探索基于数值路径变换算法的分层格林函数快速计算方法，网格剖分的自动化与加速计算技术，实现对5层以上金属互连线工艺、边缘布线密度不小于300 IO/mm、频率范围覆盖0-16GHz的互连线签核（Sign-off）级精度快速电磁场仿真器并开源。
9. 超高密度键合的基础理论和界面跨尺度力学模型。
研究堆叠界面的超高密度直接键合的基础理论，探索多场耦合下界面的应力应变本构关系，建立芯粒-晶圆键合界面的跨尺度力学模型。实现导电接口阵列对准连通≥4×104个/mm2，支撑在180℃低温退火工艺下实现机械强度大于1.5 J/m2的高可靠性键合。实现高密度键合力学仿真工具并开源。
10. 大尺寸硅基板（Interposer）工艺的翘曲模型与应力优化。
研究大尺寸硅基板制造技术，构建晶圆级翘曲模型及应力优化方法，探索高深宽比的TSV、高密度的深沟槽电容等制造工艺的应力效应机制，实现≥2400 mm2的大尺寸硅基板，并示范深沟槽、硅通孔等工艺流程后的12英寸晶圆翘曲值均不超过200μm。实现翘曲模型仿真工具并开源。
三、申请要求及注意事项
（一）申请条件。
本重大研究计划项目申请人应当具备以下条件：
1. 具有承担基础研究课题的经历；
2. 具有高级专业技术职务（职称）。
在站博士后研究人员、正在攻读研究生学位以及无工作单位或者所在单位不是依托单位的人员不得作为申请人进行申请。
（二）限项申请规定。
执行《2023年度国家自然科学基金项目指南》“申请规定”中限项申请规定的相关要求。
四、项目遴选的基本原则
（一）紧密围绕核心科学问题，注重需求及应用背景约束，鼓励原创性、基础性和交叉性的前沿探索。
（二）优先资助能够解决集成芯片领域关键技术难题，并具有应用前景的研究项目，要求项目成果在该重大研究计划框架内开源。
（三）重点支持项目应具有良好的研究基础和前期积累，对总体科学目标有直接贡献与支撑。

拟资助培育项目10-20项，直接费用的平均资助强度约为80万元/项，资助期限为3年，培育项目申请书中研究期限应填写“2024年1月1日-2026年12月31日”；拟资助重点支持项目7-10项，直接费用的平均资助强度约为300万元/项，资助期限为4年，重点支持项目申请书中研究期限应填写“2024年1月1日-2027年12月31日”。

本重大研究计划项目实行无纸化申请。
（1）申请人应当按照科学基金网络信息系统中重大研究计划项目的填报说明与撰写提纲要求在线填写和提交电子申请书及附件材料。
（2）本重大研究计划旨在紧密围绕核心科学问题，对多学科相关研究进行战略性的方向引导和优势整合，成为一个项目集群。申请人应根据本重大研究计划拟解决的具体科学问题和项目指南公布的拟资助研究方向，自行拟定项目名称、科学目标、研究内容、技术路线和相应的研究经费等。
（3）申请书中的资助类别选择“重大研究计划”，亚类说明选择“培育项目”或“重点支持项目”，附注说明选择“集成芯片前沿技术科学基础”，受理代码选择T02，并根据申请项目的具体研究内容选择不超过5个申请代码。
培育项目和重点支持项目的合作研究单位均不得超过2个。
（4）申请人在申请书“立项依据与研究内容”部分，应当首先说明申请符合本项目指南中的具体资助研究方向(写明指南中的研究方向序号和相应内容)，以及对解决本重大研究计划核心科学问题、实现本重大研究计划科学目标的贡献。
如果申请人已经承担与本重大研究计划相关的其他科技计划项目，应当在申请书正文的“研究基础与工作条件”部分论述申请项目与其他相关项目的区别与联系。